一种I2C设备控制方法的设计和实现

1 引 言

本文引用地址： Circuit)总线是由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。是微电子通信控制领域广泛采用的一种总线标准。它是同步通信的一种特殊形式，具有接口线少，控制方式简单，器件封装形式小，通信速率较高等优点。AT91SAM7X256是Atmel公司于2005年推出的基于ARM7的工业级芯片，他以体积小、功耗低、连接方式广泛、处理资源丰富、控制灵活等特点受到嵌入式领域开发人员的重视。本文介绍AT91SAM7X256的I2C控制器TWI接口(two-wired interface)的使用方法，并以I2C设备E2PROM和日历时钟芯片为例，实现AT91SAM7X256对时间数据的读取与存储。同时，为了验证时间数据的读取与存储是否正确，使用AT91SAM7X256的在线仿真器J-LINK将E2PROM中的数据读至内存进行检查。

ARM(Advanced RISC Machines)是微处理器行业的一家知名企业，设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件。技术具有性能高、成本低和能耗省的特点。适用于多种领域，比如嵌入控制、消费/教育类多媒体、DSP和移动式应用等。ARM(Advanced RISC Machines)是微处理器行业的一家知名企业，设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件。技术具有性能高、成本低和能耗省的特点。适用于多种领域，比如嵌入控制、消费/教育类多媒体、DSP和移动式应用等。

2 硬件设计

2.1 硬件模块结构

电路的硬件模块结构如图1所示。

AT91SAM7X256的TWI接口由一根时钟线TWCK和一根数据线TWD组成，产生的信号时序符合I2C总线规范;PCF8563是Philips公司推出的一款内含I2C总线接口功能的工业级时钟芯片;AT24C08是Atmel公司推出的符合I2C规约的两线串口91SAM7X256的TWCK和TWD分别与芯片PCF8563和AT24C08的SCL与SDA相连，CPU通过TWI接口将时间数据读出并存储。为了保证CPU不冲突的访问PCF8563和AT24C08,本文将AT24C08的A2管脚接高电平。由于I2C总线空闲时为高电平，所以为实现线与功能，总线上连接的设备均是集电极开路的，因此总线需外接上拉电阻91SAM7X256的TWI有主从2种工作模式，本文中AT91SAM7X256作为控制方，应工作于主模式。

2.2 AT91SAM7X256的TWI接口

AT91SAM7X256的TWD和TWCK管脚与设备的I/O管脚复用，同时AT91SAM7X256采用单独控制功能单元的省电方案，电源管理单元PMC控制各功能单元的时钟是否工作，所以要使用TWI接口，需要首先配置TWD和TWCK为外设连线和开路状态，其次配置PMC使TWI时钟处于工作状态。

TWI接口可提供高达400 kb/s的传输速率，为使得数据的传输速率面向不同应用，可以通过配置时钟脉冲发生器的控制寄存器TWI_CWEG调整TWCK的信号频率。

TWI接口产生的信号时序符合I2C总线规范，当读/写1个字节数据时，主设备需提供从设备的设备地址、内部地址、读写控制以及起始标志和停止标志。在数据的收发过程中，主要使用控制寄存器TWI_CR、主模式寄存器TWI_MMR、内部地址寄存器TWI_IADR、状态寄存器TWI_SR、传输保持寄存器TWI_THR和接收保持寄存器TWI_RHR.从设备地址在TWI_MMR中设置，从设备的内部地址在TWI_IADR中设置;在TWI_CR中设置是否发送起始信号和停止信号;NAK(无应答)、OVER(运行错误)、TXRDY(发送准备好)、RXRDY(接收准备好)、TX-COMP(传输完成)等状态位通过查询WI_SR得到。

写数据的过程包括：当TWI_THR写入数据后，CPU产生起始信号启动传输，TWI_THR中的数据经过并串转换后由TWD传输出去，当CPU收到从设备的应答信号后，TWI_SR的TXRDY将自动置1,说明数据已写入从设备。读数据的过程包括：CPU发出起始信号后，若TWI_SR的RXRDY位为1,则说明TWI_RHR中有数据等待接收，当TWI_RHR中的数据被读出后，则RXRDY自动置为0.当读/写数据完毕后，CPU将产生一个停止信号结束传输，TWI_SR的TXCOMP将自动置1.

2.3 PCF8563日历时钟芯片的使用方法

按I2C协议规约，PCF8563具有惟一的设备地址0A2H.本文重点研究PCF8563时、分、秒数据的读取方法，在此用到的内部寄存器包括控制/状态寄存器1(地址为00H)、秒寄存器(地址为02H)、分寄存器(地址为03H)、小时寄存器(地址为04H)。由于寄存器中以BCD格式存储时、分、秒数据，所以各时间时间寄存器的高位无效。

为使PCF8563工作于普通模式，需要将控制/状态寄存器1置为00H,同时为了存储正确的时间数据，需要将读到的数据中无效的高位进行屏蔽。若需要校对时间，只需对时、分、秒寄存器进行写操作即可。

2.4 AT24C08的使用方法

AT24C08是容量为8192 b(1024 B)的24C08内部分为4页，每一页有256字节单元，所以若要访问某个单元则需要10位进行寻址，其中最高两位是页地址，低8位是页内地址。设备地址的定义如图2所示，其中P1P0对应页地址，管脚A2可为AT24C08设定两组设备地址。当A2为低电平时，4页的设备地址分别为0A0H,0A2H,0A4H,0A6H;当A2为高电平时;反之为0A8H,0AAH,0ACH,0AEH.因此，为了避免AT24C08与PCF8563的设备地址冲突，需将A2连接高电平。

AT24C08的写操作支持字节写和页面写两种方式。字节写方式中每写一个字节均需主设备提供起始信号、设备地址、内部地址以及停止信号;页面写方式即连续写数据，需主设备提供起始标志、设备地址以及内部地址，数据全部写完后再发送停止标志。

AT24C08的读操作支持当前地址读、随机读和顺序读3种方式。当前地址读表示从当前内部地址单元读出1个字节，所以主设备仅需提供起始信号、设备地址和停止信号;随机读表示从任意内部地址单元读出1个字节，所以主设备需要先提供1次起始信号、设备地址、写操作、设备内部地址和停止信号，设定设备的内部地址，之后再按当前地址读方式读数据即可;顺序读表示从当前地址开始连续读多个字节，所以主设备需提供起始信号、设备地址、读操作，数据全部读完后再发送停止信号。

22 Ruby 异常捕获

02 Web 应用模式

Gradle 配置详解

Android 的 UI 根基 View与View